(19) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭57—84614

60Int. Cl.3 H 03 H 19/00 識別記号

庁内整理番号 8124-5 J

❸公開 昭和57年(1982) 5 月27日

3 発明の数 審査請求 未請求

(全 6 頁)

ダデジタル的にスイツチ動作されるコンデンサ を有する二重チャンネル・フィルタ

②特

昭56-148007

22出

願 昭56(1981)9月21日

優先権主張 @1980年9月22日 @米国(US)

189709

切発 明 者 ケント・アール・カラハン アメリカ合衆国ワシントン9820 4エバレツト142番プレイス・エ ス・イー5704

願 人 アメリカン・マイクロシステム ①出 ズ・インコーポレイテツド

> アメリカ合衆国カリフオルニア 95051サンタ・クララ・ホーム

ステツド・ロード3800

四代 理 人 弁理士 小橋一男 外1名

蚏

発明の名称

アジタル的にスイッチ動作されるコンテン サを有する二重チャンネル・ブイルタ

- 特許請求の範囲
 - 1. 時間に関し指数的に変化する電圧を生成す る方法において、
 - (4) 基準電圧を発生させ、
 - (b) 前記基準電圧を第1中間コンデンサ内にス トアさせ、
 - (e)前配中間コンデンサを出力コンデンサに放 電させると同時に前記基準電圧を第2中間 コンデンサ内にストアさせ、
 - (d) 前配第2中間コンデンサを前配出力コンデ ンサに放電させると同時に前配基準電圧を 前配第1中間コンテンサ内にストアさせ、
 - (e) 上記ステップ(e) 及び(d) を交互に繰り返し実 施して、前配出力コンデンサに略々指数的 に上昇する電圧を生成させる万法。
 - アジタル的にスイッチ動作されるコンデン

サを有する二重チャンネル・フイルタにおい. て、基準電圧を受ける為の入力強子と、出力 端子と、前配出力端子と接地との間に接続さ れた出力コンアンサと、スイフチ動作される コンデンサを有し各々が入力端及び出力端を 有すると共化並列接続された第1及び第2の 抵抗等価物とを具備し、前記スイッチ動作さ れるコンデンサを有する抵抗等価物の入力端 が前記入力端子に接続されており、かつ前配 スイッチ動作されるコンデンサを有する抵抗 等価物の出力端が前配出力端子に接続されて いるフィルタ。

3. 上記第2項に記載したフィルタにおいて、 前配スイッチ動作されるコンデンサを有する 抵抗等価物の各々が、第2プレートが接地接 飲された中間コンテンサの第1プレートと前 記入力端子との間に接続された第1スイッチ 手段を具備すると共に、前配中間コンデンサ の前配第1プレートと前配出力端子との間に 接続された第2スイッチ手段を具備したフィ

特開昭57-84614(2)

ルタ。

- 4. 上配館は現た配敷したフィルタにおいて、前記スインテ動作されるコンテンサを有すと前記紙が、新1抵抗等価物の前配第1スインテ 育すとは、2個の非重量のカーンテ か作されるコンテンテ を有したが の 記れ、 で 動作されるコンテント で 制 で かん で 前記 スインテ 動作 されるコンテンテ を 有 と 前記 スインテ 動作 されるコンテンテ そ 有 と 的 記 スインテ 動作 されるコンテンテ そ す かん な 第 2 抵抗等価 物の 前記 第 1 スインテ を 有 と は 、 前記 2 個の 非重量型 クロンク パルス の 他 方 で 制 御 されるフィルタ。
- 5. 上記第2項乃至第4項の何れか1項において、前記入力端子には抵抗分圧器で発生された基準電圧が印加されるフィルタ。
- 6. 時間に関し指数的に変化する電圧を生成する構造体において、入力強子、出力端子、前配出力端子と接地との間に接続された出力コンデンサ、前配入力端子と前配出力端子との

キいて、前記スイッチ手段が MOS 電界効果型 トランジスタである構造体。

3. 発明の評細な説明

本発明は、スイッチ動作されるコンデンサを 有するフィルターに関するもので、更に詳細に は電子装置に使用され指数的包絡線電圧を生成 するのに使用するスイッチ動作されるコンデン サを有するフィルターに関するものである。

従来、電子装置に使用する指数的包絡の包括にを生成する方法は公知である。この目的の為に第1図に示したようた回路が従来使用されている(例えば、IEEE ジャーナル・オブ・ソリッドステート・サーキット、1972 年 8 月版の 302 乃至 304 質に配載されたデビッド エル・フリータ フィルター】参照 1 図の回路による文献 [アナログ サンプル データ フィルター】参照 0 。第1 図の回路によるで、節点 23 に基準電圧 Vref が印かされる。ことも可能であるが、最も簡単を方法は比比の間にある。

間に延在し第1中間節点を有する第1 薄通路、前記入力端1 中間節点を有り面との間に接続された第1 スイッチ手段、前記出力端子との間に接続された第1 中間の間に接続された第2 中間のよりを表表を有する第2 準過路に接続を有する第2 神間のよりを発表を有する第2 神間のよりを発表を有する第2 神間のよりを発表を有する第4 スール 第3 年 との間に接続を記述する。 第2 中間節点と接触に対象の間に接続を記述する。 第2 中間節点と接触に対象の間に接続を記述する。 第4 マー間節点と接触に対象を引きまれた第4 スイッチ手段、が第4 スイッチ手段に接続に対象を記述された第2 中間に接続に対象を記述する。

- 7. 上記第6項に記載した構造体において、前 配第1スイッチ手段及び第4スイッチ手段が 2個の非重量型クロックペルスの1万で制御 され、かつ前配第3スイッチ手段が前記2個 の非重量型クロックペルスの他方で制御され る構造体。
- 8. 上配第6項又は第7項に記載した構造体に

に接続された抵抗 31 及び 32 で構成した分圧器 を用いることである。第1図の回路を動作させ るのに必要な2つの非重量型クロック信号を第 2 図に示してあり、夫々も及びるで示してある。 第1図の回路に使用したスイッチはMOSFETトラ ンジスタ 11 及び 12 で示してあるが、任意の選 当なスイッチ手段を使りことも可能である。第 1 図の回路を操作する場合に、最初にコンデン サ 13 及び 14 に現われる電圧はゼロである。 敬 初のクロック周期の前半に於いてはすが高であ り、スイツチ 11 はオンされ コンデンサ 13 (容 量値 C, を有する)スイッチ 11 を介して節点 23 に印加された電圧 V_{ref} に充電される。コン デンサ 13 にストアされる電荷量は単に C₁V_{ref} である。最初のクロック周期の後半部に於いて は、々が高でありるが低である。との為化スイ ッチ 11 はオフし、スイッチ 12 はオンする。従 つて、コンアンサ 13 に書えられた電荷は飽かれ たスイツチ12によつて与えられる導通路を介し てコンデンサ14 (容量値 C2 を有する)と電荷分

御を行なり。その結果、コンデンサ14に得られ る電圧は Q/(C1+C2) 乃至 [C1/(C1+C2)]Vraf である。次いで、〆が低になり、るが高になる。 との第2のクロック周期の前半部に於いては、 コンデンサ 13 はスイッチ 11 を介して電圧V-af に再び充電される。第2クロック周期の後半部 に於いては、すが低になり〆が商になるので、 コンテンサ13にストアされた電荷は再びコンデ ンサ14と分割されることになる。従つて、コン デンサ14上の電圧は [C1/(C1+C2) + C1C2/(C1+ C2)2]Vraf となる。節点22で得られる電圧の時 間的変化の状態を図示したものが第3図である。 ととで注意すべきととは、最初のステップは比 敷的大きいが徐々にクロツクサイクルが進むに 従つてステップは段々と小さくなつて居り、そ の結果節点22に於ける電圧上昇は略指数的曲線 となつている。

第1図の回路と等価なRC回路を第4図に示してある。端子23には基準電圧が印加され、コンテンサ14は抵抗45を介して充電される。その

有する抵抗等価の回路を使用することが望まし い。

第1 図に示した従来回路に於ける1 つの欠点 はMOSFETトランジスタに固有の寄生容量に起因 するものである。このような寄生容量は、第1 図に於いて MOSFET 12 のケート 9 とドレイン 10 との間に現われるコンテンサ 15 として点線 で示してある。従つて、コンデンサ 15 と電荷分 割が行なわれる為に、コンテンサ 14 にストアさ れ節点 22 で得られる出力電圧が劣化される。故 に、第1クロック周期の後に、 すが低になりス イッチ 12 がオフされると、コンテンサ14上代得 られる実際の電圧は略〔C₁C₂/(C₁+C₂)(C₂+· C₅)]V_{raf} に等しくなる。ととで、C₅ は寄生容 量 15 の容量値である。このようを電圧劣化は * ピックオフ "と呼称される。このようなピッ クオフは、コンデンサ14上にノイズ成分を生成 し、このノイズ成分は節点 22 上に現われる。ピ ックオフの周波数はサンプリング周波数faと向 じである。

給果、端子22上には時間の経過と共に指数的に 変化する電圧が現われる。第1図の回路はこの RC 回路を近似したものできつて、抵抗に等価な コンデンサ13を使用したものである。第1凶の 回路の時定数は tC₂/C, であつて、ここで・t はク ロックペルスも及びるの周期である。従つて、 スイツチ動作されるコンデンサを有する等価回 路の時定数は単にす及びすの周期を変えること によつて変化させるととが可能である。更に、 MOS集積回路に於いては、製造上の制限がある 為に抵抗値を高精度に制御することは困難であ るが、容量値の比を高精度に制御することが可 能である。何故ならは、コンテンサの寸法を制 御することは極めて容易であり、絶縁層の厚さ は各半導体チップ全面に設つて極めて一様性が 高いからである。遅い指数電圧を生成する為に 必要とされる高抵抗値は半導体チップ上の過大 の面積を必要とするので実際的ではない。これ らの理由の為に、 MOS 分野に於いては単純な RC回路よりもスイッチ動作されるコンデンサを

本発明は以上の点に匿みなされたものであつ て、従来技術の欠点を解消し性能を向上させた スイツチ動作されるコンテンサを有するフィル ターを提供するととを目的とするものである。 本発明は、2つの並列接続され異なつた位相で 動作され、スイツチ動作されるコンテンサを有 する電荷ポンプを利用するものである。との為 に出力電圧のステップ(階段) 周波数は2倍に なり、その結果、より滑らかな指数的電圧変化 を起こさせることを可能としている。従つて、 本発明の回路ではより高いサンプリング周波数 となつている為に、従来の回路よりも出力電圧 のフィルター条件はより緩和されており、出力 **電圧ステップの大きさが減少されるので出力信** 母のノイス効果を減少することを可能にしてい る。ノイズの周波数も2倍になるので、可聴周 波数領域から更に進さけられることになる。と の事も出力フィルター条件をより櫻和するとと れなる。本回路のフィルターへの入力信号が A.C. 信号である場合には、サンプリング周波数

特開昭57-84614(4)

はより高いので、量子化镍音に基づく出力信号に与える影響が減少される。更に、本発明は従来回路よりも電力散逸を一層低下させた回路を提供する。のである。又、本発明に於いては、論理状態間に於いて各クロックがスイッテするので、寄生容量に基づく出力電圧に於ける変化は除去されてかり、従つてピックオフも取り除かれている。

以下、添付の図面を参考に本発明の具体的実施の態様につき説明する。第 5 図は、本発明に基づいて構成した二重チャンネルでデジタル的にスイツチ動作されるコンデンサを有するフィルターを示している。とこれ於いても、抵抗31 及び 32 で構成される分圧器が節点23に印加される基準電圧 V_{ref} の供給源として示されている。勿論、この基準電圧は任意の方法で与えることが可能である。 MOS トランジスタスイツチ11 及び 12、コンデンサ13 及び 14 は、第 1 図の従来の回路と同一の回路を構成している。 しかしながら、本実施例に於いては、この過路と

スイッチ 111 がオンされ、その結果コンデンサ 113 が電圧 V_{ref} に充電される。第 2 クロック 周 期の前半部において、 d は高であり、 d は低である。 との為に、 MOSFET スイッチ 11 は再びオンされ、コンデンサ 13 を電圧 V_{ref} に充電させる。 更に、 端子 121 には d が印加されて高になるので、 MOSFET スイッチ 112 はオンされコンデンサ 113 に書えられた電荷はコンデンサ 14 の充電局 波数は d 及び d のクロック 周被数の 2 倍である。

 並列に接続して第 2 のスイッチ動作されるコン デンサを有する電荷ポンプ回路が接続されてお り、この第 2 の回路は、 MOS トランジスタスイ ッチ 111 及び 112 とコンデンサ 113 とで構成さ れている。

第 5 図の回路の動作につき説明すると、コンデンサ 13 、14 及い 113 上の電圧は最初総でせってある。コンデンサ13と 113 とは同じ値を有しており、各々 ½ C1 であつて、とこでC1 は第 1 図のコンデンサ13の容量値である。前半のクロック周期に於いて、るは高となるので、MOSFETスインチ 11 はオンされ、コンデンサ 13 を電圧 Vrefに充電させる。この第 1 クロック周期の後半部に於いて、めは高となるので、MOSFETスインチ 12 はオンされコンデンサ 13 に書えられた電付、第 1 図の従来回路の場合と同様に、コンデンサ 14 と分割される。しかしなから、端子120 はめによつて高となつているので、MOSFET

盤子 22 を介して出力コンデンサ 14 から得られる出力電圧は、従来技術の回路から得られる出力電圧よりも一層滑らかであり、しかも向機を指数的波形を維持している。この為に、本発明の回路においては第1 図の従来技術の回路においては第1 図の従来技術の回路においては第1 図のだ来技術の回路において、サ14の電荷ポンプ周波数は基本的に倍増されているので、入力端子 23 に印加される入力信号がム。この信号である場合には、従来技術の回路よりも量子化雑音の可能性も又減少されている。

本発明の2重チャンネルフィルターを使用した場合に符られる別の利点としては、回路の電力散逸を減少可能であるということである。再び第1 図を参照して既明すると、抵抗 31 及び 32 よりなる分圧器によつて基準電圧 V_{ref} を発生させる場合には、この分圧器を通つて定電流が流れる。抵抗 31 の抵抗値は B である。が高(即 5、スイッチ 11 の抵抗は B_q である。が高(即 5、スイッチ 11 がオン)の間に、コンデンサ 13 が完全に電 E V_{ref} (約 2.2 時定数)に充電されない場合には、

お原館57~84614(5)

第1図の回路は適切に機能するととはない。コ ンデンサ13の充電時定数は (R+R_a)C, であるの で、R又はC,を減少させることによつて時定数 を減少させるととが可能である。尚、R。は極め て低く又製造工程に強く依存する。抵抗Rを減っ 少させると電力消費が増加されて望ましくない。 コンデンサ13の容量値を減少することが可能で あるが、コンデンサ13と14の容量値の比、即 ちフィルター特性を所定の値に維持する為には コンデンサ14の容量をも減少させることを必要 とする。しかしながら、コンデンサ 14 の容量値 を減少させることは、寄生容量15の影響をより 強くし、罹洩ノイメをより大きくし、MOSFET ス イッチ12のオン・オフ操作に関連してより多く のノイズが発生されるのでピックオフノイズを 増加させることとなる。

上記したよりな問題点は本発明回路を使用することによって解消可能である。再び第 5 図にっき説明すると、コンデンサ 13 と 113 とは各々容量位 1-C1 を有している。従つて、第 1 図の従

22と論理状態低との間には常に1個の寄生コン アンサが接続されている。これによつて、 Ø 及 び Ø が論理状態高と論理状態低との間をスイッ チする場合に寄生コンデンサに基づく出力端子 22上の出力電圧に与える影響を効果的に取り除 いており、 従つてピックオフ効果を完全に除去 している。

以上本発明の具体的実施の態様に付き詳細に説明したが、本発明はとれら具体例に限定されるべきものではなく、本発明の技術的範囲を逸脱するととなく種々の変形例が可能なものである。

4. 図面の簡単な説明

第1 図は従来の単チャンネルのデジタル的にスイッチ動作されるコンデンサを有するフィルターの回路図、第2 図は第1 図の回路を動作するのに必要なクロックペルスの説明図、第3 図は第1 図の出力コンデンサに充電される電圧の時間的変化を示したグラフ図、第4 図は第1 図のスイッチ動作されるコンデンサを有するフィル

米回路のものと同じ位の抵抗31を用いた場合、本発明回路の各テヤンネルの時定数は ½ 化減少される。従つて、コンデンサ 13 及び 113 を充電するのに要する時間は従来技術の回路に比べて減少されており、電力消費を増加させることがなく又出力電圧のノイズ成分を増加させることもない。

本発明では又従来技術の回路に比べてピックオフノイズも減少されている。第 1 図に示した従来回路に於いては、MOSFET スイッチ12の寄生コンデンサ 15 がコンデンサ 14 の電荷を劣化させていた。端子 21 に印加される が 論理状態低の間をスイッチする。第 5 図の日路に於いては、出力端子22と が及びずの表との間に接続されて 2 つの寄生コンデンサ15 及び 115 が接続されて形成されている。 に 1 個の寄生コンデンサが接続されており、又出力端子22と論理状態高との間には常に 1 個の寄生コンデンサが接続されており、又出力端子22と論理状態高との間には常に 1 個の寄生コンデンサが接続されており、又出力端子22と論理状態高との間には常に 1 個の寄生コンデンサが接続されており、又出力端子22と論理状態高との間には常に 1 個の寄生コンデンサが接続されており、又出力場子22と論理状態高との間には常に 1 個の寄生コンデンサが接続されており、又出力場子22と論理状態高との間には常に 1 個の寄生コンデンサが接続されており、

ター回路と等価な BC 回路の回路 医、第 5 図は本 発明に基づく二重チャンネルのデジタル的にス イッチ動作されるコンデンサを有するフイルタ 一の回路図、第 6 図は第 5 図の回路のコンデン サ14に書えられる電圧の時間的変化を示したグ ラフ図、である。

13.14.113 : コンデンサ

11,12,111,112 : MOS トランジスタスイツチ

20,21: 節点 22: 出力端子

23:入力强子

特許出願人 アメリカン マイクロシステムズ インコーポレイテツド

代理人小糖一男

